Theses
Bachelortheses
Thema Bachelorarbeit: Machbarkeitsanalyse eines PCIe Root Complex für die prozessorlose Ansteuerung von GPGPUs
Arbeitsbeschreibung:
Im Rahmen der Arbeit soll ein Konzept für die Ansteuerung von GPGPUs über einen eigenständigen PCIe Root Complex erstellt werden. Der PCIe Root Complex soll dabei nicht über ein Interface an einen Prozessor gekoppelt sein, sondern es soll die Möglichkeit bestehen, eine didizierte Hardwarekomponente für die Ansteuerung der GPGPU einzusetzen. Diese dedizierte Hardwarekomponente soll wiederum die Möglichkeit zur Verfügung stellen, eine Anbindung an unterschiedliche Hochgeschwindigkeitsschnittstellen zuzulassen.
Die Arbeit befasst sich daher einerseits mit den grundsätzlichen Konzepten der Programmierung von GPGPUs und andererseits mit der Hardwarearchitektur einer entsprechenden Umsetzung. Die eigentliche Implementierung soll nicht im Rahmen der Arbeit erfolgen.
Anforderungsprofil:
- Die Arbeit richtet sich an Studenten im Bachelorstudiengang der Informatik/Computational Science.
- Kenntnisse der Implementierung von Schaltungen auf FPGAs unter Einsatz von VHDL.
Bearbeitungszeitraum:
Ab November 2017
Mastertheses
Thema Masterarbeit: Skalierbares Analyseframework für heterogene Beschleunigerarchitekturen
Arbeitsbeschreibung:
Im Rahmen der Entwicklung eines heterogenen Rechnerkonzeptes auf der Basis von Hochleistungsrechnern und speziellen FPGA-basierten Rechenbeschleunigern soll ein Konzept für die Erhebung von Analysedaten aus den Hardwarebeschleunigern entwickelt werden.
Dazu sollen einerseits bereits bestehende Sensordaten, wie Leistungsaufnahme und Temperatur, wie auch die aktuelle spezifischen Rechenauslastung der Beschleuniger ermittelt und visualisiert werden, wofür eine spezielle Hardwareschnittstelle auf dem FPGA erforderlich ist.
Auf der Grundlage eines bereits vorhandenden Konmunikationsstack soll weiterhin ein UDP basiertes Protokoll entwickelt werden, das der Übertragung der erhobenen Daten dient. Die eigentliche Visualisierung soll unter Einsatz des Opensource Visualisierungs Frameworks Grafana erfolgen.
Die Arbeit wird betreut vom Lehrstuhl "Architekturen eingebetteter Systeme für die Signalverarbeitung" am Institut für Informatik und Computational Science und dem Fraunhofer Heinrich Hertz Institut in Berlin.
Anforderungsprofil:
- Die Arbeit richtet sich an Studenten im Masterstudiengang Computational Science.
- Kenntnisse der Implementierung von Schaltungen auf FPGAs unter Einsatz von VHDL und Programmierkenntnisse in C sind erforderlich.
Bearbeitungszeitraum:
Ab November 2017
Thema Masterarbeit: Umsetzung und Komplexitätanalyse spezieller Algortihmen zur Videodatenkompressen
Arbeitsbeschreibung:
Im Rahmen der Entwicklung von Algorithmen für die Videodatenkompression sollen einzelne Verfahren implementiert und entsprechend analysiert werden. Hierbei ist im speziellen die Hardwarekomplexität und Speicherzugriffscharakteristik zu untersuchen.
Für die Untersuchung steht das sog. Joint Exploration Model (JEM) Software Reference Model des JVET (Joint Video Exploration Team on Future Video coding) zur Verfügung, das den Startpunkt für die Untersuchungen und die Implementierung darstellt. Für die Arbeiten stehen eine Vielzahl unterschiedlicher Algorithmen zur Verfügung, die in Absprache entsprechend ausgewählt werden.
Anforderungsprofil:
- Die Arbeit richtet sich an Studenten im Masterstudiengang Computational Science.
- Kenntnisse der Implementierung von Schaltungen auf FPGAs unter Einsatz von VHDL und Programmierkenntnisse in C und C++ sind erforderlich.
Bearbeitungszeitraum:
Ab November 2017
Bei Interesse an diesen Arbeitsthemen, bitte bei Prof. Benno Stabernack, stabernackuuni-potsdampde melden.