## Hardware-Design Übungsblatt 4

## 26. Januar 2017

- 1. Verbinden Sie sich mit dem IHP Server mit Ihren persönlichen Zugangsdaten.
- 2. Kopieren Sie den Inhalt des Verzeichnisses /data/share/2013-SS/syn\_and\_layout samt der versteckten Dateien in Ihr Home-Verzeichnis:

Wechseln Sie mit einer Konsole in den Ordner coffeebreak und geben Sie make dirs ein, worauf benötigte Verzeichnisse erstellt werden.

- 3. Es soll der Kaffeeautomat synthetisiert werden. Starten Sie Synopsys Design Compiler im GUI-Modus (design\_vision). Hinweis: Zu jedem Befehl lässt sich über man <command> die zugehörige Hilfe aufrufen.
  - ullet Lesen Sie dort zunächst das Design ein. Öffnen Sie dazu den Dialog unter File o Read... und fügen Sie alle Dateien im Ordner source der Liste hinzu.
  - Definieren Sie die Top-Level-Entität coffeebreak über die Konsole: current\_design coffeebreak
  - Schauen Sie sich das Schematic der Schaltung an (Button 2).
  - Es soll nun die Taktfrequenz des Designs definiert werden. Schauen Sie sich das Symbol des Designs an ((Button ■)). Selektieren Sie dort den Taktport clk und öffnen Sie den Dialog zum Setzen definieren des Clock-Constraints (Attributes → Specify Clock...). Tragen Sie als Name der Clock clk ein. Definieren Sie die Periode als 1 ns, sowie die steigende und die fallende Flanken, so dass ein symmetrisches Taktsignal erwartet wird.

Hinweis: Sie können dies auch über den folgenden Befehl erreichen: create\_clock -name clk -period 1 -waveform <ri>erreichen: (find port clk)</ri>

- Setzen Sie ein Constraint, um den Compiler anzuweisen eine möglichst kleine Schaltung zu generieren: set\_max\_area 0
- Kompilieren Sie nun das Design: compile
- Überprüfen Sie das Timing: report\_timing. Der Slack (Zeit des Eintreffens eines Signals relativ zur Taktflanke) darf von keinem Signal negativ sein, da dies bedeuten würde, dass die Taktflanke um die angegebene Zeit vor dem jeweiligen Signal eintrifft.

• Passen Sie das Clock-Constraint so an, dass die Schaltung das Constraint erfüllen kann und kompilieren Sie erneut.

Anmerkung: In der Realität setzt man das Constraint entsprechend der Spezifikation des Designs. Sollte das Timing der Schaltung nicht passen, muss man das Design (!) und nicht das Constraint anpassen.

- Überprüfen Sie das Design (check\_design), dessen Fläche (report\_area), Leistungsaufnahme (report\_power).
- Analysieren Sie das generierte Schematic der Schaltung.
- Exportieren Sie die Verilog-Netzliste:
  - write -format verilog -hierarchy -output ./syn/coffebreak.v das Zeitverhalten im SDF-Format:
  - write\_sdf -version 3.0 ./syn/coffebreak.sdf und alle definierten Constraints im SDC-Format:
  - write\_sdc ./syn/coffebreak.sdc
- Beenden Sie den Design Compiler.

## Weitere Hinweise:

- Die Synthese der Schaltung kann komplett über ein Skript ausgeführt werden. Schauen Sie sich das kurz Skript script/dc.tcl an.
- Für die Synthese asynchroner Schaltungen sind insbesondere die Kommandos set\_min\_delay, set\_max\_delay, set\_dont\_touch wichtig. Konsolidieren Sie dazu die Hilfe.
- 4. Nun soll die generierte Netzliste mit Modelsim mit einer so genannten Back-Annotation simuliert werden. Dies bedeutet, dass das Zeitverhalten der Gatter bei der Simulation der Schaltung berücksichtigt wird.
  - Wechseln Sie in den Ordner sim und starten Sie das Werkzeug über die Konsole mit dem Befehlt vsim.
  - Erstellen Sie ein neues Projekt (File → New → Project...). Definieren Sie einen Namen z.B. coffeebreak.
  - Im darauffolgenden Dialog kann man Quelldateien dem Projekt hinzufügen (Add Existing File). Fügen Sie die generierte Netzliste ../syn/coffebreak.ps.v sowie die Test Bench ../tb/tb\_coffeebreak\_synth.vhd zum Projekt hinzu. Darüber hinaus wird ein Verhaltensmodell der durch die Netzliste verwendeten Gatter benötigt. Fügen Sie entsprechend die folgende Datei dem Projekt hinzu: /home/ihpdk/sgb25/verilog/SESAME-LP2\_IHP\_0.25um.v
  - Definieren Sie nun zunächst die Kompilierungsreihenfolge (Compile → Compile Order) als SESAME-LP2\_IHP\_0.25um.v, coffeebreak.ps.v, tb\_coffeebreak\_synth.vhd und kompilieren Sie die Dateien (Compile → Compile All).
  - Simulieren Sie das Design (Simulate → Start Simulation...). Expandieren Sie im aufkommenden Dialog den Knoten work und suchen Sie dort den Eintrag mit dem Namen der Test Bench. Deaktivieren Sie die Checkbox Enable Optimization und setzen Sie die Resolution auf 1 ps. Gehen Sie auf den Reiter SDF. Fügen Sie mittels Add... die SDF-Datei coffeebreak.ps.sdf hinzu und geben Sie als Region

/tb\_coffeebreak\_synth/uut an. Damit wird spezifiziert, wo die Design-Hierarchie der SDF-Datei in der Hierarchy der Test Bench zu finden ist (vgl.: die coffeebreak-Instanz in der Test Bench heißt uut). Des Weiteren müssen Sie dort auch die Checkbox Reduce SDF Errors to Warnings aktivieren.

• Fügen Sie alle Signale des Designs der Waveform-View hinzu (rechte Maustaste auf den Simulationsbrowser → Add → To Wave) und simulieren Sie das Design. Geben Sie dazu den Befehl run -all in die Konsole ein.