uni-potsdam.de

Sie verwenden einen veralteten Browser mit Sicherheitsschwachstellen und können die Funktionen dieser Webseite nicht nutzen.

Hier erfahren Sie, wie einfach Sie Ihren Browser aktualisieren können.

Bild- und Videosignalverarbeitung

Mehr über unsere Forschungsarbeiten ...

HW/SW Co-Design Methoden

Mehr über unsere Forschungsarbeiten ...

Lehre

Mehr zu unserem Lehrangebot ...

  • Architekturen eingebetteter Systeme für die Signalverarbeitung

Die Professur „Architekturen eingebetteter Systeme für die Signalverarbeitung“ ist eine gemeinsame Berufung der Universität Potsdam und dem Fraunhofer-Institut für Nachrichtentechnik, Heinrich-Hertz- Institut in Berlin und widmet sich der Forschung in den drei wesentlichen Bereichen der Technischen Informatik Bild- und Videosignalverarbeitung,  Hardwarearchitekturen und  HW/SW Co-Design Methoden.

Der Lehrstuhl wird geleitet von Prof. Dr.-Ing. Benno Stabernack.

 

Neuigkeiten

Foto: Benno Stabernack
Bild Chiplayout

Studentische Hilfskräfte gesucht!!

Für unser Labor am Fraunhofer HHI in Berlin suchen wir Studenten, die sich vornehmlich mit dem Hardwareentwurf befassen wollen. Im  Speziellen suchen wir Interessierte, die uns beim Entwurf  von Hochleistungshardware für KI-Algorithmen in Form von FPGA- oder ASIC-Umsetzung unterstützen wollen.

Mehr Informationen sind hier zu finden:

recruiting.fraunhofer.de/Vacancies/49128/Description/1

4. Dezember 2019

Foto: Benno Stabernack
Bild Chiplayout

Benno Stabernack Mitglied des ARCS 2020 Program Committees

Prof. Benno Stabernack wurde eingeladen Mitglied des Program Committees der  International Conference on Architecture of Computing Systems (ARCS 2020) zu sein, die vom 25-28. Mai 2020 in Aachen, Deutschland stattfindet.

http://arcs2020.itec.kit.edu/

15. November 2019

ARCS2020 CfP

Der Call for Paper für die International Conference on Architecture of Computing Systems (ARCS 2020) wurde veröffentlicht.

arcs2020.itec.kit.edu/download/ARCS2020.pdf

15. November 2019

Herzlich willkommen!

Wir heißen unseren neuen Mitarbeiter Michał Steć am Lehrstuhl "Architekturen eingebetteter Systeme für die Signalverarbeitung" herzlich willkommen.

Er wird im Bereich Maschinelles Lernen und Video Signalverarbeitung forschen.

15. November 2019

Neues BMBF Forschungsprojekt gestartet

Am 1.8.2019 haben wir unser vom BMBF gefördertes Forschungsprojekt SySiKo am Lehrstuhl AESS gestartet.

Im Rahmen des Projektes werden wir Methoden und Verfahren entwickeln, die der Erhöhung der Verkehrssicherheit von Radfahrern und schwachen Verkehrsteilnehmern dienen soll. Zum Einsatz sollen dabei Verfahren des maschinellen Lernens kommen, die auf unterschiedliche Sensordaten angewandt werden.

In Zusammenarbeit mit unseren Verbundparntern werden wir ein FPGA basiertes System entwickeln, das im speziellen Verkehrsunfälle von Radfahrern mit LKW oder Bussen verhindern soll.

https://www.elektronikforschung.de/projekte/sysiko

22. September 2019

DASIP 2019, Paper über die Verarbeitung von Time of Flight Sensordaten wurde angenommen

Unser Paper mit dem Titel " Using Time-of-Flight Sensors for People Counting Applications" , verfasst von Michał Steć, Viktor Herrmann und Benno Stabernack, wurde für die Präsentation auf der Konferenz DASIP 2019 angenommen.

The Conference on Design and Architectures for Signal and Image Processing DASIP 2019

16 - 18 October, 2019, Montréal, Canada

dasip-conference.org

19. July 2019

Paper über Sensordatenfusion für Fahrgastzählanwendungen angenommen

Unser Paper mit dem Titel " Multi-Sensor-Fusion System for People Counting
Applications" , verfasst von Michał Steć, Viktor Herrmann und Benno Stabernack,  wurde für die Präsentation auf der Konferenz SAC 2019 angenommen.

Societal Automation Conference SA 2019

Technological & Architectural Frameworks

Krakow, 4-6 September 2019

sac2019.org

12. Juli  2019

Benno Stabernack nimmt am MPEG127 / ITU VCEG/JCT-VC/JVET Meeting in Schweden , Gothenburg teil

Wieder eine tolle Möglichkeit um am nächsten Video Codierungsstandard VVC als Experte für Hardware Fragen mitzuwirken. 2. - 9. Juli, 2019

2. Juli , 2019

Foto: B.Stabernack

Benno Stabernack nimmt am MPEG126 / ITU VCEG/JCT-VC/JVET Meeting Genf , Schweiz teil

Benno Stabernack hat wieder die Ehre am nächsten Video Codierungsstandard VVC als Experte für Hardware Fragen mitzuwirken.19. März 19 2019 - 29. März 2019 Genf

24. März 2019

Foto: B.Stabernack
Foto: B.Stabernack

Benno Stabernack nimmt am MPEG125 / ITU VCEG/JCT-VC/JVET Meeting in Marrakesh , Marocco teil

Als Teil des ITU VCEG/JCT-VC/JVET Expert Teams hat Prof. Benno Stabernack die große Ehre am MPEG/ITU Meeting in Marrakesh, Marocco vom 9-18. Januar teilzunehmen, um an der Definition des nächsten Video Codierungs Standards VVC mitzuwirken. Er arbeitet hier u.a. an Fragen der Hardwarekomplexität.

9. Januar 2019

Foto: B.Stabernack
Foto: B. Stabernack

Demonstration des HNAA Cloud Computing Accelerators

Im Rahmen des M3D Abschlussworkshop konnte das von uns entwickelte Konzept zur Beschleunigung von rechenintensiven Workloads in der Cloud demonstriert werden.
Das HNAA (Heterogenous Network Attached Accelerator) genannte Konzept besteht dabei aus der Kombination von GPGPUs, FPGAs und Rechenkernen die über eine OpenStack Cloud Infrastruktur dem Anwender zur Verfügung stehen.

29. November 2018

Foto: B. Stabernack

Benno Stabernack Teilnehmer des ITU VCEG/JCT-VC/JVET Meetings  in Macau SAR, China

Als Teil des ITU VCEG/JCT-VC/JVET Expert Teams nimmt Prof. Benno Stabernack am ITU Meeting in Macau SAR, China vom 3-12. Oktober teil, um an der Definition des nächsten Video Codierungs Standards VVC mitzuwirken.

2. Oktober 2018

ARCS2019 CfP

Der Call for Paper für die International Conference on Architecture of Computing Systems (ARCS 2019) wurde veröffentlicht.

arcs2019.itec.kit.edu/download/ARCS2019.pdf

22. Spetember 2018

Benno Stabernack Mitglied des ARCS 2019 Program Committees

Prof. Benno Stabernack wurde eingeladen Mitglied des Program Committees der  International Conference on Architecture of Computing Systems (ARCS 2019) zu sein, die vom 20-23. Mai in Copenhagen, Dänemark stattfindet.

22. September 2018

Herzlich willkommen!

Wir heißen unseren neuen Mitarbeiter Tim Jacquemot herzlich willkommen am Lehrstuhl "Architekturen eingebetteter Systeme für die Signalverarbeitung". Er wird im Bereich algorithmischer Komplexität von Video Signalverarbeitungsverfahren forschen.

2. Mai 2018

 

 

Herzlichen Glückwunsch!

Unser ehemaliger Mitarbeiter Jens Brandenburg hat seine Dissertation mit dem Titel „Generische Analysemethoden für den Systementwurf heterogener eingebetteter Mehrkernsysteme“ an der Friedrich-Alexander-Universität (FAU) Erlangen-Nürnberg mit dem Gesamturteil magna cum laude abgeschlossen. Die Arbeit entstand in Zusammenarbeit der FAU Erlangen-Nürnberg (Lehrstuhls für Informatik 3 - Rechnerarchitektur) mit dem Fraunhofer Heinrich-Hertz-Institut HHI (Forschungsgruppe Eingebettete Systeme der Abteilung Videokodierung und Maschinelles Lernen).

Die Prüfungskommission unter dem Vorsitz von Prof. Dr.-Ing. Felix Freiling (FAU Erlangen-Nürnberg) bestand aus dem ersten Gutachter Prof. Dr.-Ing. Dietmar Fey (FAU Erlangen-Nürnberg), dem zweiter Gutachter Prof. Dr.-Ing. Benno Stabernack (Universität Potsdam/Fraunhofer HHI) und dem dritten Prüfer Prof. Dr.-Ing. André Kaup (FAU Erlangen-Nürnberg).

https://www.hhi.fraunhofer.de/presse-medien/nachrichten/2018/doktorarbeit-von-jens-brandenburg-mit-magna-cum-laude-bewertet.html

20. März 2018

Projektstart Forschungsprojekt „Next Generation Video Coding“

Am Lehrstuhl ist zum 1.12.2017 das Projekt „Next Generation Video Coding“ gestartet.

Mit der Effizienzsteigerung neuester Videocodierungsverfahren geht auch eine drastische Steigerung der Komplexität eingesetzter Algortihmen und damit auch der benötigten Rechenzeit einher. Das Projekt widmet sich der Analyse, der Optimierung und dem Entwurf von Verfahren zur Videocodierung in speziellem Hinblick auf aufwandseffiziente Hardwareumsetzungen.

In den nächsten Tagen wird hierzu eine Stellenanzeige für eine Doktorandenstelle im Rahmen des Projektes veröffentlicht.

1.12.2017